网站首页
IC库存
IC展台
电子资讯
技术资料
PDF文档
我的博客
IC72论坛
ic72 logo
资料首页最新产品 技术参数 电路图 设计应用 解决方案 代理商查询 IC替换 IC厂商 电子辞典
关键字: 技术文章 PDF资料 IC价格 电路图 代理商查询 IC替换 IC厂商 电子辞典

16×16位定点数加、减法模块设计思路

  程序实现两个16×16位有符号数加<减运算,其和或差用一个16位数表示。在子程序中,减法是通过对减数求补后再与被减数相加来实现的。因此,当程序从D_sub进入子程序时为减法,当从D_add进入子程序时为加法。

  子程序的入口条件和出口条件如下。

  入口条件:16位被加数/被减数存放在ACCBHI、ACCBL0中;

  位加数/减数存放在ACCAHI、ACCALO中。

热门搜索:PT02A-14-18P RJFTV6MG 36775 MS3106A16-11P 122400 97-3106A-14S-7S 122330 122385 MS3470W10-6S 901-9511-1SF 142134-75 RJF21NSCC MDBE09PE860 142231 MS3476L12-10S 122502 AC3FAH-AU-B 471-2065-100 LCC17-A3W3SM-2N0 135101-04-12.00 31-30220-1 D38999/20WB35PN PT02A-8-4S 82-6152 132361
COPYRIGHT:(1998-2010) IC72 达普IC芯片交易网
客户服务:service@IC72.com 库存上载:IC72@IC72.com
(北京)联系方式: 在线QQ咨询:点击这里给我发消息 联系电话:010-82614113 传真:010-82614123
京ICP备 09027246号-1 京公网安备 11010802018497 号