网站首页
IC库存
IC展台
电子资讯
技术资料
PDF文档
我的博客
IC72论坛
ic72 logo
资料首页最新产品 技术参数 电路图 设计应用 解决方案 代理商查询 IC替换 IC厂商 电子辞典
关键字: 技术文章 PDF资料 IC价格 电路图 代理商查询 IC替换 IC厂商 电子辞典

16×16位定点数加、减法模块设计思路

  程序实现两个16×16位有符号数加<减运算,其和或差用一个16位数表示。在子程序中,减法是通过对减数求补后再与被减数相加来实现的。因此,当程序从D_sub进入子程序时为减法,当从D_add进入子程序时为加法。

  子程序的入口条件和出口条件如下。

  入口条件:16位被加数/被减数存放在ACCBHI、ACCBL0中;

  位加数/减数存放在ACCAHI、ACCALO中。

热门搜索:MS3116F8-2P 34-1024 AC3FPZB 908-NM24100 97-3108B-10SL-4S KIT38081 ZN01-016-0002-1 PSL-10320K 31-5998-RFX AC3FAV2-AU-B 135101-02-48.00 202119 112973 ACJS-HHOP AC3FI MB1JJN0900 044 104 10302 MS3101A10SL-4P RJHSE-5385-04 RJHSE-5384-04 RJFC7B ACPR-YEL 142152 MS3102R14S-2P 97-3102A-18-11S(946)
COPYRIGHT:(1998-2010) IC72 达普IC芯片交易网
客户服务:service@IC72.com 库存上载:IC72@IC72.com
(北京)联系方式: 在线QQ咨询:点击这里给我发消息 联系电话:010-82614113 传真:010-82614123
京ICP备 09027246号-1 京公网安备 11010802018497 号